Tipo di tesi | Tesi di laurea magistrale | ||||||||||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
Autore | TONDELLI, LISA | ||||||||||||||||||||||||||||||
URN | etd-09132022-162751 | ||||||||||||||||||||||||||||||
Titolo | Effetti di Auto Riscaldamento nella Tecnologia CMOS Avanzata a 14 nm | ||||||||||||||||||||||||||||||
Titolo in inglese | Self-Heating Effects in Advanced 14 nm finFET CMOS Technology | ||||||||||||||||||||||||||||||
Struttura | Dipartimento di Ingegneria | ||||||||||||||||||||||||||||||
Corso di studi | Electronics Engineering - Ingegneria Elettronica (D.M.270/04) | ||||||||||||||||||||||||||||||
Commissione |
|
||||||||||||||||||||||||||||||
Parole chiave |
|
||||||||||||||||||||||||||||||
Data inizio appello | 2022-10-20 | ||||||||||||||||||||||||||||||
Disponibilità | Embargo di 3 anni | ||||||||||||||||||||||||||||||
Data di rilascio | 2025-10-20 | ||||||||||||||||||||||||||||||
Riassunto analitico
La continua miniaturizzazione dei circuiti integrati e la attuale propensione per la nano-elettronica ha portato a un numero sempre maggiore di livelli di integrazione con una quantità tremendamente alta di transistori assemblati su un chip avente un'area di pochi centimetri quadrati. Conseguentemente, la potenza, il calore generato e la temperatura del chip potrebbero non trovare percorsi di dissipazione adeguati attraverso i molteplici livelli in cui scorre la corrente per mantenere l'auto-riscaldamento del canale entro limiti accettabili. Il rischio è che il funzionamento di tali dispositivi possa non essere affidabile. |
|||||||||||||||||||||||||||||||
Abstract
The continued miniaturization of integrated circuits and the current trend toward nanoscale electronics led to to an increasing number of integration levels with a tremendously large number of transistors being assembled on a chip area of few square centimetres. Consequently, power densities, heat generation and chip temperatures across the multiple stacked layers where current flows may not find adequate dissipation pathways to maintain channel self-heating within acceptable limits. The risk is that the operation of such circuits can become unreliable. The thesis provides a first insight on the issues being introduced by finFET devices fabricated with advanced technology nodes in terms of self-heating effects. They are studied by means of physics based numerical simulations. By using Technology Computer Aided Design tool, we investigate the device characteristics with and without self-heating, as well as the heat generation regions and the cooling paths, in order to assess the performance. |
|||||||||||||||||||||||||||||||
File |
|