Riassunto analitico
La ricerca Nearest neighbor è una tecnica molto utilizzata nelle applicazioni di guida autonoma. Con usi che spaziano dall'allineamento di point cloud alla correlazione di dati, la ricerca nearest neighbor è senza dubbio un punto cruciale alla base di molti stack software di robotica. Nonostante la ricerca nearest neighbor sia risolvibile con algoritmi polinomial-time, le grandi moli di dati generati dai sensori LiDAR di nuova generazione rendono molto onerosa la computazione su sistemi embedded a basso consumo energetico, dove basse e predicibili latenze di funzionamento sono cruciali per garantire la sicurezza del sistema. Sebbene in letteratura siano state progettate soluzioni su acceleratori FPGA, sono in gran parte sviluppate come acceleratori stand-alone, senza nessuna integrazione con sistemi di calcolo tradizionali basati su processori multicore. In questa tesi è presentata la progettazione di un acceleratore ad alte prestazioni basato su FPGA per la soluzione di ricerche nearest neighbor. Durante la progettazione viene posta particolare attenzione sull'esplorazione, implementazione e valutazione di diversi meccanismi di comunicazione tra il processore tradizionale (ARM multi-core) e l'acceleratore implementato.
|
Abstract
The nearest neighbor search is a very common technique in many autonomous driving applications. From point cloud registration to data correlation, the nearest neighbor search is undoubtedly a crucial point of most robotics software stacks. Despite being solvable with well known polynomial-time algorithms, the nearest neighbor search becomes a daunting task when paired with the large data generated by next-generation LiDAR sensors. In particular, the context of embedded autonomous driving systems require low and predictable latencies, which become hard to uphold with traditional embedded low-power CPUs. While the literature has seen many standalone FPGA accelerator designs to solve the nearest neighbor search, none has been integrated with traditional multicore processors. In this thesis is presented an FPGA-based high-performance nearest neighbor search accelerator, with a particular emphasis on the exploration, implementation and evaluation of host-accelerator communication mechanisms to ensure a low and predictable runtime latency.
|
