Riassunto analitico
Questo lavoro di tesi si concentra sulle complessità di garantire prestazioni in tempo reale nelle architetture Multi-Processor System-on-Chip (MPSoC). I sistemi hard real-time che operano su queste piattaforme richiedono una rigorosa aderenza alle deadline per la stabilità del sistema. Se da un lato gli MPSoC offrono una notevole potenza di elaborazione, dall'altro questa capacità ha il costo di dover sincronizzare gli accessi da più core alla memoria, ostacolando la prevedibilità.
Per affrontare queste sfide, le aziende hanno sviluppato software di profilazione del sistema per visualizzare le prestazioni del sistema durante l'esecuzione. Questa tesi contribuisce al campo concentrandosi sulla suite di strumenti "The Architect", sviluppata da Minerva Systems SRL. "The Architect" si concentra specificatamente sui problemi di sviluppo e integrazione derivanti dall'interferenza della memoria su MPSoC.
La tesi descrive in dettaglio i contributi apportati agli aspetti lato host e dell'interfaccia grafica (GUI) di "The Architect". Questi contributi includono funzionalità per scrivere logs a runtime ad alta frequenza su file, implementare il multithreading all'interno della progettazione e considerarne i benefici, ottimizzare le prestazioni della GUI per uno scorrimento più veloce dei grafici e migliorare l'integrazione con DPG, la libreria grafica.
Inoltre, la tesi si addentra nell'area di ricerca del rilevamento automatico di anomalie correlate alla memoria. Questa ricerca ha comportato l'indagine, l'implementazione e la sperimentazione di algoritmi euristici e di machine-learning all'avanguardia sulle tracce di memoria e i context-switch raccolti da "The Architect".
|
Abstract
This thesis digs into the complications of ensuring real-time performance in Multi-Processor System-on-Chip (MPSoC) architectures. Hard real-time systems operating on these platforms require strict adherence to deadlines for system stability. If, on one side, MPSoCs give considerable processing power, on the other side, this capacity comes with the price of having to synchronize accesses from multiple cores to the memory, hampering predictability.
To address these challenges, companies have developed system profiling software to visualize system performance during execution. This thesis contributes to the field by focusing on "The Architect" tool suite, developed by Minerva Systems SRL. "The Architect" specifically targets development and integration issues arising from memory interference on MPSoCs.
The thesis details the contributions made to the host-side and Graphical User Interface (GUI) aspects of "The Architect." These contributions include functionalities for writing high-frequency runtime traces to files, implementing multithreading within the design and considering its benefits, optimizing GUI performance for faster scrolling of the plots, and enhancing integration with DPG, a graphical library based on ImGui.
Additionaly, the thesis delves into the research area of automatic memory-related anomaly detection. This research involved investigating, implementing, and testing both heuristic and state-of-the-art machine learning algorithms on memory and context-switch traces collected by "The Architect."
|