• Bandwidth regulation
• FPGA-based
• Linux
• Memory interference
• Systems-on-Chip

I sistemi eterogenei su singolo chip (HeSoCs) sono ampiamente sfruttati in molti domini applicativi, ed includono processori per scopi specifici accoppiati ad acceleratori come Graphics Processing Units (GPU) o Field Programmable Gate Arrays (FPGA).
Questi sistemi affidano la comunicazione a una memoria condivisa, e gli accessi concorrenti di più componenti di calcolo come CPU o FPGA può ostacolare la latenza e la banda di un task in esecuzione.

Di recente sono state proposte soluzioni per il Controllo a Runtime della Banda (RBR) su sistemi eterogenei eterogenei su singolo chip basati su FPGA, le quali provano a mitigare il problema dell'interferenza nella memoria principale da parte di CPU e FPGA.
RBR è già stato implementato e testato sulla piattaforma Zynq UltraScale+ di Xilinx per l'esecuzione in bare-metal.
Questo limita l'applicabilità dell'approccio e richiede soluzioni integrate con i principali sistemi operativi.

Questa tesi propone una struttura per l'integrazione del RBR nel kernel Linux.
Viene proposto un semplice controllore cosciente dell'interferenza che si aggancia allo scheduler di Linux per monitorare l'esecuzione di un task CPU e regolare di conseguenza i task FPGA, con lo scopo finale di riportare la qualità del servizio richiesta (QoS).
La soluzione proposta semplifica l'adozione del sistema RBR nei sistemi basati su FPGA.
Gli esperimenti valutano il costo del controllore e il suo impatto nel tempo di esecuzione dei task e della mitigazione degli effetti sull'interferenza.

Heterogeneous System-On-Chips (HeSoCs) are widely exploited in many application domains and include general-purpose CPUs coupled to accelerators like Graphics Processing Units (GPU) or Field Programmable Gate Arrays (FPGA). These systems rely on shared memory communication, and concurrent accesses from many computing engines like CPU or FPGA may hamper task execution latency and bandwidth. Solutions for Runtime Bandwidth Regulation (RDB) have been recently proposed in FPGA-based HeSoCs, that attempt to mitigate the problem of CPU/FPGA interference in main memory. RBR has been implemented and tested on a Xilinx Zynq UltraScale+ platform for bare-metal execution. This limits the applicability of the approach and calls for integrated solutions with mainstream operating systems. This thesis proposed a framework for the integration of RBR into the Linux kernel. A simple interference aware controller is proposed that hooks the linux scheduler to monitor CPU task execution and throttle FPGA tasks accordingly, with the final goal to deliver the requested Quality-of-Service (QoS). The proposed solution simplifies the adoption of RBR in FPGA-based HeSoCs. The experimental evaluation assesses the cost of the controller and its impact on the execution time of the tasks and on the mitigation of the effects of interference.