• dielettrici
• difetti
• III-V
• semiconduttori
• spettroscopia

I materiali dielettrici (es. high-k) giocano un ruolo cruciale sulle performance e sulla affidabilità dei dispositivi elettronici CMOS e beyond-CMOS (es Ge, III-V). Lo sviluppo di queste tecnologie richiede una comprensione dettagliata dei fenomeni fisici che avvengono all’interno dei materiali e del loro impatto a livello di dispositivo, in modo da poter correlare le proprietà microscopiche relative al dielettrico alle caratteristiche elettriche macroscopiche. In questo scenario, il ruolo dei difetti atomici elettricamente attivi diventerà cruciale per migliorare le performance elettriche dei dispositivi su nano-scala. In questa tesi viene presentata una metodologia innovativa per la spettroscopia dei difetti, che permette di estrarre le proprietà fisiche e le distribuzione spaziale ed energetica dei difetti, attraverso la cross correlazione di diverse misure elettriche (CV,GV e IV). L’attività di ricerca condotta è stata volta inizialmente allo sviluppo di una tecnica che per estrarre la distribuzione di difetti all’interno di dielettrici per dispositivi III-V MOS, riproducendo le caratteristiche CV a diversa frequenza. La tecnica è stata applicata su III-V MOS con ossidi Al2O3/ZrO2 e canale in In0.7Ga0.3As, per valutare gli effetti dei trattamenti termici e dello spessore di ossido sulla distribuzione dei difetti. In seguito, la metodologia è stata estesa per riprodurre contemporaneamente le curve di CV e GV e validata su diversi tipi di dispositivi MOS con ossidi Al2O3/HfO2 e Al2O3. L’analisi ha rilevato un’elevata densità di difetti nell’Al2O3, in prossimità dell’interfaccia. L’effetto della temperatura e del substrato sulla distribuzione di difetti nell’ossido sono stati studiati su Al2O3/HfO2 III-V MOS depositati su InP e Si. Lo studio delle caratteristiche CV/GV in temperatura ha permesso di raccogliere informazioni sulle proprietà atomiche dei difetti identificando la vacanza di ossigeno come difetto dominante in Al2O3 e HfO2 impiegati nei su III-V MOS. Oltre ai dispositivi con canale III-V è stata studiata anche la qualità dei materiali dielettrici da impiegare su dispositivi PMOS con canale in Ge. A questo proposito sono state determinate le distribuzioni di difetti nell’ossido di gate, dimostrando l’importanza di considerare i processi di generazione e ricombinazione per valutare correttamente la densità di difetti interfacciali e di bulk. I modelli sviluppati sono stati poi utilizzati per implementare una procedura automatica in grado di riprodurre simultaneamente CV/GV e IV. La cross-correlazione tra le diverse misure ha permesso di estendere la regione di ossido in cui è possibile estrarre la distribuzione di difetti. Sono state calcolate le regioni di sensibilità di CV e IV, ossia le regioni del band-gap in cui sono presenti i difetti che danno il maggior contributo alla capacità e alla corrente. La metodologia ha permesso di stimare lo spessore di ossido nativo, che normalmente richiede misure molto costose e complesse. Le tecniche sviluppate sono state impiegate in una procedura spettroscopica innovativa basata sulle regioni di sensibilità ricavate da misure di CV e IV. La tecnica è stata applicata con successo su dispositivi MIM, impiegati come capacità di storage all’interno delle memorie DRAM. In particolare sono state identificate le distribuzioni di difetti presenti all’interno del SrTiOx che da sempre rendono difficile l’interpretazione delle misure di CV ed IV su questi dispositivi. Concludendo, in questo lavoro sono state sviluppate nuove metodologie per la caratterizzazione delle proprietà fisiche e della qualità dei dielettrici, che è fondamentale per una rapida ottimizzazione dei processi produttivi impiegati nella fabbricazione dei dispositivi elettronici.

In the current semiconductor technology, dielectric layers (e.g. high-k) are playing a crucial role for the final performances, variability and reliability of CMOS and beyond CMOS (Ge, III-V) electron devices. In addition in an increased number of applications dielectric materials have become the active layers of novel memory device such as Resistive-RAM. In this scenario, a full understanding of the material implications at device levels is required to connect the microscopic/atomic properties of the dielectric material to the macroscopic electrical characteristics of the device. In particular, the role of electrically active defects, originated by atomic level imperfections and responsible for charge trapping, is crucial to understand the electrical performances on nano-scale devices. In this work a novel simulation-based framework for the defect spectroscopy is presented allowing extracting the physical properties and the energy-spatial distribution of the defects from the cross-correlated interpretation of electrical measurements (CV, GV, IV). My work has initially addressed the development of a physics-based methodology that allows to extract the defect density distribution in the MOS gate stack based on the simulation of CV measurements at different frequencies. The methodology was applied to Al2O3/ZrO2/III-V MOS devices with In0.7Ga0.3As channel. The effect of thermal annealing and high-k thickness on the defect distribution was evaluated. Then the methodology was extended to reproduce simultaneously multi-frequency CV-GV characteristics. Al2O3/HfO2 and Al2O3 gate stacks were considered for this studies. High defect densities are found in the Al2O3 IL, mostly near the interfacial with the In0.7Ga0.3As channel. Temperature and substrate influence on the defect distributions were evaluated applying the same methodology on Al2O3/HfO2 III-V MOS deposited on InP and Si substrates. Important information about the atomic properties of the defects such as the relaxation energy are extracted. We found that considering the correct relaxation energy allows achieving the same defect maps independently of the temperature, which strongly affects the experimental CV and GV curves, thus demonstrating the validity of the technique. On the base of this analysis, we found that oxygen vacancies are the dominant defect species in III-V MOS high-k stacks. Another field of investigation has been the quality of the gate dielectric in beyond-Si devices with Ge channel and high-κ gate stack. We demonstrated the importance of accounting for generation and recombination to evaluate the interfacial and bulk defect density. A step forward toward a comprehensive defect characterization was the cross-correlation of CV/GV and IV measurements using an automatic procedure which allows reproducing simultaneously multi-frequency CV/GV and IV characteristics, extending the probed region into the oxide band-gap. The sensitivity regions of both I-V and C-V curves are calculated allowing understanding the dielectric band-gap regions where defect have the maximum contribution on IV and CV/GV. The method allowed also estimating the thickness of the native oxide layer, which normally requires expensive physical characterization technique (e.g. TEM) to be determined. Finally we developed a novel spectroscopic technique that allows determining the defect density distributions within MIM dielectric based on “sensitivity regions” related to IV and CV characteristics. This technique is then demonstrated on RuOx/SrTiOx/RuOx MIM structures for DRAM capacitor applications. To conclude, this work provide new methodologies to analyze the defect properties and monitor the quality of dielectric stacks, which is crucial for the fast optimization of device manufacturing processes.